C114訊 1月20日消息（蘭茜）AI時代已經(jīng)來臨。大模型等新興AI應用需求海量的算力支撐，一座座智算中心拔地而起，規(guī)模龐大的萬卡集群逐漸投入商用。如何更好地實現(xiàn)智算中心互聯(lián)，服務AI應用創(chuàng)新發(fā)展，業(yè)界做了大量研究工作。
1月16日，作為“2025中國光通信高質(zhì)量發(fā)展論壇”的開篇之作，“智算中心互聯(lián)：算網(wǎng)協(xié)同，構筑智算互聯(lián)新底座”線上研討會順利召開，邀約產(chǎn)業(yè)鏈專家代表，圍繞智算中心間跨地域、跨層級、跨主體、高可靠的算力協(xié)同與調(diào)度，以及智算中心互聯(lián)關鍵技術等話題展開了深入探討。
蘇州海光芯創(chuàng)光電科技股份有限公司首席科學家陳曉剛應邀作了題為《AI時代的硅基光電芯片的發(fā)展之路—— 分布式算力網(wǎng)絡需要 Fabless 2.0》的主題報告。在報告中，陳曉剛指出，當前AI技術蓬勃發(fā)展，對硅光芯片需求量激增，而硅光產(chǎn)業(yè)鏈條中封測產(chǎn)能是關鍵瓶頸，為解決封測困境對硅光產(chǎn)業(yè)提出Standard（標準化），Simplified（簡單化）、Scalable（規(guī)模化）、Shared（多平臺共享）四點要求。
機遇挑戰(zhàn)并存，光電混合集成主板是未來技術方向
隨著數(shù)據(jù)中心光互聯(lián)市場需求的持續(xù)攀升以及 AI 技術的不斷演進，硅基光電芯片產(chǎn)業(yè)迎來了前所未有的發(fā)展機遇，同時也面臨著諸多嚴峻挑戰(zhàn)。陳曉剛表示，在過去的 7 年中，AI 大模型的算力增長以每年 10 倍的速度持續(xù)擴張。這一爆發(fā)式增長對芯片間的光互聯(lián)帶寬提出了極為苛刻的要求，而電芯片間的通訊帶寬成為制約AI時代算力持續(xù)增長的關鍵瓶頸。
在數(shù)據(jù)中心領域，這一需求體現(xiàn)得尤為明顯。陳曉剛介紹，以 NVIDIA AI 集群為例，隨著 AI 算力的提升，交換芯片的帶寬雖每年翻倍增長，但其能耗也隨之急劇遞增，供電限制導致芯片間互聯(lián)距離被迫拉遠。因此，綠色數(shù)據(jù)中心建設迫切需要高速光模塊技術支持，以實現(xiàn)低能耗海量光互連、高密度互聯(lián)通道、產(chǎn)業(yè)鏈生態(tài)集約與共享。
在眾多光芯片技術中，硅光芯片憑借其獨特的優(yōu)勢脫穎而出，承載著數(shù)據(jù)中心高速光互聯(lián)的技術優(yōu)勢。與 VCSEL、DML、EML、TFLN 等技術相比，硅光芯片具有低成本能共享CMOS 產(chǎn)業(yè)資源、低功耗能共封裝線性驅(qū)動、大容量為多通道單片集成等優(yōu)勢，涵蓋從短距離到長距離各類連接場景。
陳曉剛表示，回顧硅光技術的發(fā)展歷程，其研究初衷是為解決芯片上的高速光互聯(lián)網(wǎng)絡。從最初的設想逐步發(fā)展至今，已取得了顯著的階段性成果。如今，光電融合、協(xié)同發(fā)展是半導體工業(yè) Fabless 2.0 增長模式成功的關鍵。未來，光電混合集成主板是我國一項關鍵技術方向。
Fabless 2.0對硅光芯片封測段提出四點需求
如今，高速硅光模塊展現(xiàn)出強勁的增長勢頭。隨著 AI 集群的快速發(fā)展，光模塊需求呈現(xiàn)出爆發(fā)式增長其，400G 和 800G 光模塊需求尤為旺盛，據(jù) Lightcounting 數(shù)據(jù)顯示，硅光模塊預計在未來5年光模塊覆蓋率超過50%。
然而，硅光產(chǎn)業(yè)鏈在發(fā)展過程中也面臨著諸多亟待解決的問題，其中封測產(chǎn)能不足已成為制約產(chǎn)業(yè)發(fā)展的關鍵瓶頸。為推動硅光芯片量產(chǎn)化發(fā)展，F(xiàn)abless 2.0 在封測段提出Standard（標準化），Simplified（簡單化）、Scalable（規(guī)�；hared（多平臺共享）四項需求。
在Standard（標準化）方面，需標準化測試需求，完成測試項標準化、測試方法標準化、測試結(jié)構標準化，根據(jù)量產(chǎn)階段硅光批量數(shù)據(jù)，減少冗余測試項，確定硅光器件測試方法及分類，確定硅光器件測試設計規(guī)則等；標準化可靠性認證方法及規(guī)范，參考半導體產(chǎn)業(yè)成熟標準體系，針對硅光芯片特有器件制定專屬的可靠性測試標準，推動標準化組織立項硅光芯片可靠性認證方法及規(guī)范；標準化封裝方式，與傳統(tǒng)電芯片相比，硅光芯片封裝方案多樣化和特異化，無統(tǒng)一設計規(guī)則，需探索建立標準化的封裝方式。
在Simplified（簡單化）方面，需極簡光 IO 設計，由于硅光耦合是封測產(chǎn)能的主要限制因素，其耦合容差小、過程復雜且片上損耗大，且每套耦合設備月產(chǎn)能<5K，遠低于市場需求，因此，面向千萬以上市場，需要極簡光IO技術；減少性能冗余，目前典型硅光DR4模塊（<500m）系統(tǒng)鏈路預算有近10dB冗余，AI集群內(nèi)部互聯(lián)以短距為主，可以推動新的標準制定，從而節(jié)省封測成本；測試需求簡化，硅光產(chǎn)品測試時間長于傳統(tǒng)光模塊，需要對測試流程進行簡化和優(yōu)化。
在Scalable（規(guī)�；┓矫�，晶圓級貼裝技術相較于傳統(tǒng)工藝具有更高效率，能滿足更大產(chǎn)能需求，此外建設全自動標準化封測線也是實現(xiàn)規(guī)�；a(chǎn)的關鍵，其產(chǎn)能需與量產(chǎn)晶圓廠相匹配，確保整個產(chǎn)業(yè)鏈的高效運轉(zhuǎn)。
在Shared（多平臺共享）方面，需與CMOS產(chǎn)業(yè)鏈共享，陳曉剛介紹，硅光芯片目前市場需求約為傳統(tǒng)半導體產(chǎn)線產(chǎn)能的 1/10，共享半導體芯片產(chǎn)業(yè)鏈，采用“zero-change”SOI工藝和chiplet封裝有望最大幅度降低產(chǎn)品成本，此外，硅光技術具有融合電學與光學優(yōu)勢，需擴展到更多的應用領域，如光通信、生物傳感、消費者行業(yè)、汽車行業(yè)等領域，實現(xiàn)微電子與光電子優(yōu)勢互補。 
